схема выборки ячейки запоминающего устройства

trigger circuit — триггер; триггерная схема; спусковая схема

superheterodyne circuit — схема супергетеродинного приемника

stenode circuit — супергетеродинная схема с пьезогенератором

plastic-embedded circuit — схема запрессованная в пластмассу

multiple-series circuit — параллельно-последовательная схема

computer circuit — схема вычислительной машины

digital computing circuit — цифровая вычислительная схема

computer test circuit — схема контроля вычислительной машины

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

computer circuit — схема вычислительной машины

digital computing circuit — цифровая вычислительная схема

computer test circuit — схема контроля вычислительной машины

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

memory-decoder circuit — схема дешифратора запоминающего устройства

noise-balancing circuit — схема подавления помех; схема подавления шумов; противошумовая схема

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

buffer circuit — буферная схема; схема разделения; разделительная схема; буферная цепь; цепь разделения; разделительная цепь

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

buffer circuit — буферная схема; схема разделения; разделительная схема; буферная цепь; цепь разделения; разделительная цепь

threshold circuit — пороговая схема

memory-decoder circuit — схема дешифратора запоминающего устройства

high-threshold logic circuit — логическая схема с высоким пороговым напряжением

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

LSI circuit — БИС; большая интегральная схема

VLSI circuit — СБИС; сверхбольшая интегральная схема

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

checking circuit — цепь контроля; цепь проверки

computer test circuit — схема контроля вычислительной машины

check circuit — контрольная схема; цепь контроля; цепь проверки

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

add circuit — схема сложения; суммирующая схема; суммирующая цепь

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

received-data circuit — схема приема данных

transmitted-data circuit — схема передачи данных

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

optical memory circuit — оптическая запоминающая схема

memory circuit — запоминающая схема запоминающая ячейка

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

antialiasing circuit — схема компенсации спектральных наложений

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

time-base circuit — схема развертки

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

imbedded circuit — внутренняя схема

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

memory-decoder circuit — схема дешифратора запоминающего устройства

high-threshold logic circuit — логическая схема с высоким пороговым напряжением

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства

memory-decoder circuit — схема дешифратора запоминающего устройства

storage-selection circuit — схема выборки ячейки запоминающего устройства; схема выборки запоминающего устройства